


1. 加载寄存器：Write 控制“写还是不写”（4 位示例）

课件电路：4 个带使能端的 D 触发器， $D_0...D_3$ 各自从上面进来，EN 全接 Write，时钟全接 Clk。上升沿且 Write=1 → 一次装入全部 4 位；Write=0 → 保持。


1. Write=0, D=1011, Q=0000

每一位都是“带使能端的 D 触发器”，所有 EN 接同一根 Write。
Write=0 → 每个触发器内部选的是自己的旧 Q。（假设初值 0000）




2. 上升沿, Write=0: 保持

虽然来了上升沿，但 EN=0 → 每一位把自己又写了一遍 → Q 仍是 0000。D=1011 被无视。




3. Write 变 1 (Clk=0)

EN=1 → 每个触发器内部改成选外部的 D。数据已经到门口，但还没到边沿，Q 不变。




4. 上升沿, Write=1: 装入 1011

4 位同时装入： $Q_0Q_1Q_2Q_3=1011$ 。一次时钟装满全部位（并行装入）。




5. Write 变 0, D 变成 0110

D 变了，但 Write=0 → 进不来。




6. 上升沿, Write=0: 保持 1011

Q 不变。寄存器里的值一直留着，直到下一次 Write=1 的上升沿才会被覆盖。



1. 加载寄存器时序图

浅橙 = Clk=1；黄色虚线 = 上升沿。总线格子里的 4 个数字依次是第 0、1、2、3 位。只有“上升沿那一刻 Write=1”才装入。




每个上升沿发生了什么

上升沿	Write (边沿前)	D (边沿前)	Q (边沿后)	说明
第 1 个 ↑	0	1011	0000	保持 (Write=0)
第 2 个 ↑	1	1011	1011	装入 D
第 3 个 ↑	0	0110	1011	保持 (Write=0)
第 4 个 ↑	0	0110	1011	保持: Write 的脉冲没盖住边沿
第 5 个 ↑	1	0110	0110	装入 D
第 6 个 ↑	0	1100	0110	保持: Write 在边沿前刚好回到 0, 新的 D=1100 没进来

2. 解析 Truth table: Write 和时钟怎样决定 Q

对每一位都成立。内部就是“带使能端的 D 触发器”那张表重复 n 次。



每一位: $Q_{i,T+1} = \text{Write} \cdot D_i + \overline{\text{Write}} \cdot Q_{i,T}$
(只在上升沿生效)

- Write=1: 选外部的 $D_i \rightarrow$ 装入。
- Write=0: 选自己的 $Q_i \rightarrow$ 保持。
- 时钟一直在走，没有被 Write 挡住。

Clk	Write	Q_{T+1}	为什么
↑	1	D	EN=1 $\rightarrow$ 每个触发器内部的 2 选 1 选中外部 D $\rightarrow$ 上升沿装入全部 n 位。
↑	0	Q_T	EN=0 $\rightarrow$ 2 选 1 选中自己的 Q $\rightarrow$ 上升沿写回旧值 $\rightarrow$ 看起来没变。
不是 ↑	X	Q_T	没有有效边沿，触发器不更新。Write 是 0 是 1 都一样。

输入怎么变 $\rightarrow$ 输出怎么变

发生了什么	Q 的反应	说明
上升沿时 Write=1	变成 D (全部位)	并行装入，一个时钟完成
上升沿时 Write=0	不变	D 是什么都无所谓
两个上升沿之间 Write 0 $\rightarrow$ 1 $\rightarrow$ 0	不变	Write 只在边沿被“看”一次
Write=1 期间 D 在变	不变，直到边沿	装入的是边沿前一瞬间的 D
Write 一直是 1	每个上升沿都装入	退化成没有使能端的基本寄存器

和另外两种寄存器对比

	加载寄存器 load	移位寄存器 shift	基本寄存器
数据怎么进	并行: n 位一起	串行: 一次一位 (SI)	并行: n 位一起
装满 n 位	1 个时钟	n 个时钟	1 个时钟
怎样保持	Write=0	—	只能让 D 不变

3. 满分注意事项：加载寄存器

下面每一条都是会被扣分的点。

- 1. 结构：n 个“带使能端的 D 触发器”并排， D_i 各接各的，所有 EN 接同一根 Write，所有时钟接 Clk。
- 2. 装入条件要同时满足两个：① 有效（上升）边沿；② 边沿那一刻 Write=1。缺一个都不装。
- 3. Write=0 时寄存器一直保持原值，不管 D 怎么变、来多少个时钟（课件：maintain values until overwritten by setting EN high）。
- 4. Write 和 D 一样只在边沿被采样。Write 在两个上升沿之间升起又落下 → 没写进去。这是最常见的陷阱。
- 5. Write=1 不是“透明”。就算 Write 一直为 1，Q 也只在上升沿变化。
- 6. 所有位同时装入、同时变化（并行）。和移位寄存器不同，它不需要 n 个时钟。
- 7. 装入的是边沿前一瞬间的 D。Write=1 期间 D 中途变了，以边沿前最后的值为准。
- 8. 实现方式是每一位前面一个 2 选 1（EN=0 选旧 Q，EN=1 选 D），不是用 AND 门去挡时钟。
- 9. 初值未知且 Write 一直为 0 → 一直未知。第一次 Write=1 的上升沿之后才有确定值（或用 reset）。
- 10. Write 也常叫 Load / EN / WE。CPU 里的寄存器基本都是这种：时钟一直在跑，靠 Write 信号决定哪个寄存器在这个周期更新。
- 11. 画总线波形时：Q 的格子边界只可能出现在“Write=1 的上升沿”处，其它地方不许有边界。

做题步骤（给 Clk、Write、D 画 Q）

- 1. 画出所有上升沿的竖虚线。
- 2. 每条虚线上先看边沿前的 Write。
- 3. Write=0 → 这条虚线跳过，Q 照旧。
- 4. Write=1 → 读边沿前的 D（每一位），Q 整体变成它。
- 5. 虚线之间 Q 不变；第一次装入之前按题目给的初值（没给就是未知）。

特性表（背）

Clk	Write	Q_{T+1}	功能
↑	1	D	装入
↑	0	Q_T	保持
不是 ↑	X	Q_T	保持

一句话：时钟决定“什么时候可以变”，Write 决定“这次要不要变”，D 决定“变成什么”。